由美国英特尔公司于2011年正式发布，是20～7纳米技术代大规模集成电路制造的主流器件结构。集成电路发展到20纳米技术节点附近，金属-氧化物-半导体（metal-oxide-semiconductor; MOS）器件面临降低功耗、提升性能与增加集成度的严峻挑战，传统平面单栅MOS场效应晶体管即使引入高介电常数金属栅技术也难以继续微缩下去，通过增加栅电极数目提升器件微缩能力成为后继器件结构革新发展之路，逐步出现了双栅、三栅、异形栅等多种多栅器件结构。

三栅场效应晶体管采用单个三面栅极包裹在立体沟道的三个侧面上，通过两面电极在两侧，一面在顶部来共同控制沟道电流，如图所示。三栅场效应晶体管凸起的沟道区域是一个被三面栅极包裹的鳍状半导体，沿着源-漏方向的鳍状半导体与栅重合的区域的长度为沟道长度。栅极三面包裹沟道的结构增大了栅与沟道的面积，使电子输运的表面积为同等平面投影面积的单栅平面晶体管的三倍，相比平面二维器件明显增强了栅对沟道的控制能力，从而降低了漏电流，抑制短沟道效应。相比双栅鳍形场效应晶体管，由于顶部第三面的栅极的存在，更易在鳍状沟道中形成全耗尽区域，短沟下沟道静电势保持更为完整，对短沟道效应的抑制能力也明显增强，因而降低了针对鳍状半导体沟道厚度的要求，通常可以做到栅长是沟道厚度两倍的关系，由此大幅提升了大规模制造的可行性，应用于集成电路实际制造中。

三栅场效应晶体管结构示意图