垂直纳米线场效应晶体管的名称来源于其垂直排列的纳米线沟道结构，源、栅、漏电极按照垂直顺序排列，不同于常规平面场效应晶体管中水平排列方式。垂直纳米线场效应晶体管的概念出现在20世纪90年代，最开始是通过化学催化的办法形成，但是进入21世纪后，基于互补金属氧化物半导体（complementary metal oxide semiconductor; CMOS）工艺制备的器件原型开始成为研究热点。

垂直纳米线场效应晶体管结构如图所示，其沟道材料通常为硅、锗等半导体材料，但是也有大量基于化学催化生长的化合物、金属纳米线结构材料。其中，硅基垂直纳米线场效应晶体管适用于超大规模集成电路。

垂直纳米线场效应晶体管结构示意图

垂直纳米线场效应晶体管的工艺集成过程与水平方向的纳米线场效应晶体管完全不同，一种典型的工艺流程如下：首先在衬底上利用注入或者外延形成底部的漏掺杂区，然后外延生长本征或者低掺杂的沟道材料。光刻图形化之后利用干法刻蚀形成垂直的纳米线结构。接下来在纳米线结构之间交替沉积上绝缘介质、多晶硅薄膜。其中，多晶硅薄膜作为牺牲栅电极材料。进行化学机械抛光后，将多晶硅薄膜回刻至合适的深度，使得剩余的多晶硅薄膜厚度等于将来真实栅电极的长度。然后再回填绝缘介质，再次化学机械抛光后，暴露出垂直纳米线的顶部，实施原位掺杂的选择性外延后，形成顶部的源端。利用光刻与刻蚀工艺形成与填埋多晶硅薄膜相连的通孔，通过通孔对多晶硅薄膜进行选择性腐蚀以及高介电常数绝缘介质和金属材料的回填形成最终的金属栅结构。最终形成垂直纳米线场效应晶体管。经过上述工艺集成过程，通常垂直纳米线场效应晶体管具有围栅结构，即纳米线沟道被圆筒状栅电极包裹，因此具有优异的短沟道控制能力与电流输运特性。一般来说，此处的栅电极不再由光刻工艺所定义，而是由事先沉积的多晶硅薄膜厚度所决定，因此能够降低对先进光刻工艺的依赖性。

垂直纳米线场效应晶体管由于在版图布局上可以十分紧密的排布源、栅、漏的引出通孔，因此可以获得很高的集成密度，非常适用于高密度集成应用。不过，由于垂直纳米线场效应晶体管非对称的源、漏结构使得其电路设计面临一系列的挑战。第一，源端通过外延形成，其寄生电阻在有限版图条件下将十分显著。第二，在CMOS集成中需要考虑源、漏的连接顺序，对互连线布局提出了更加复杂的要求。第三，非同一水平面的通孔引出对刻蚀工艺的控制要求更高。第四，更多的十字交叉重叠结构会引起更多的寄生电容。

垂直纳米线场效应晶体管主要应用于高密度集成领域，比如垂直与非型存储器芯片。该器件也有可能应用于低功耗、三维集成的单片系统（system on chip; SoC）芯片、传感器芯片等领域。