选择金属钨做接触插塞有两个主要原因，一是钨具有良好的热稳定性和抗电迁移特性，因此尽管钨的电阻率比铜高，但是铜原子容易扩散以及热稳定性差使得其不易于直接作为MOS的栅、源、漏三电极的接触插塞。二是化学气相沉积（chemical vapor deposition，CVD）制备的钨金属具有良好的填充深孔的能力。由于钨的电阻率比铜的高, 所以CVD法制备的钨只能作为插塞和局部连线使用，而不能用于金属1层以上的长距离互连。

整个钨塞制备工艺如下：①预处理，采用加热和氩等离子体轰击以去除晶片表面的水汽和氧化物。②钛/氮化钛（Ti/TiN）黏附层制备，Ti/TiN起到黏附和阻挡的双重作用。首先用物理气相沉积（physical vapor deposition，PVD）工艺沉积Ti黏附层。业界采用改进型PVD机台，即离子化金属电浆（ionized metal plasma，IMP）来提高粒子的垂直入射比例，使得更多的离子到达接触底部，从而有效地提高台阶覆盖能力；随后，采用金属有机物化学气相沉积（metal-organic chemical vapor deposition，MOCVD）工艺沉积TiN黏附层，应注意控制反应温度在380～450℃，使得沉积速率和台阶覆盖性均可。应注意控制Ti/TiN黏附层的厚度，黏附层的电阻率远比钨金属的电阻率高，因此在有限的接触空间内，黏附层所占的比例越大，RC电路延迟越大。③钨塞沉积，主要分为两个阶段的CVD过程。第一阶段是成核过程，早期业界采用硅烷（SiH₄）和六氟化钨（WF₆）反应，经过改进后采用硼烷（B₂H₆）和WF₆作为CVD前驱体，反应形成只有1纳米厚的高质量成核层，其粒径可达280纳米。第二阶段是体沉积，CVD法制备钨填充接触孔的过程中，反应气体扩散进入接触孔洞，因此当反应温度过高而导致反应速度过快时，反接触孔顶部比底部的钨膜生长速度过快，导致顶部封口形成缝隙和孔洞问题。因此，业界的改进工艺是通过降低反应温度从而降低沉积速率，进而提高填洞能力。但是，钨金属的质量略有下降，其粒径略减小，使电阻有3%的增加。

随着集成电路进入10纳米节点，其接触孔的关键尺寸过小和宽深比过大，导致在接触孔的上口方出现突出，均使得钨塞很容易形成缝隙和孔洞。为了解决该问题，可以利用选择性抑制机制，使沉积钨的过程优先从接触孔底部开始填充，避免了缝隙和孔洞，并由此极大提高了可靠性。