集成电路工艺的基本技术是平面制作工艺，最初由美国物理学家、集成电路发明人R.N.诺伊斯提出，即在同一硅衬底表面通过扩散、氧化分别形成PN结与隔离等不同功能层，由光刻与腐蚀等工艺实现图形结构，再在氧化膜上制作出铝条连线，使不同的元器件通过导线有机地连接在一起，并互不影响。半导体集成电路平面制作工艺可在同一半导体衬底上同时形成无数的晶体管及其他元器件，有效降低了大规模集成电路的制造成本，为集成电路的快速发展，逐步走入各行各业奠定了坚实基础。

集成电路工艺可分为前道工艺、后道工艺、测试以及封装4个工序。前道工艺是在半导体衬底上形成晶体管、二极管等器件。后道工艺主要是利用互连将单个器件按一定的方式连接起来形成具有一定功能的电路。在半导体衬底上制备形成上述具有一定功能的电路后，再进行测试，然后通过封装工艺将功能正常的集成电路划成小片并封装起来形成集成电路芯片。

前道工艺与后道工艺是集成电路制造的主要工序，一般由大规模集成电路制造工艺线完成。集成电路制造工艺一般过程（见图）为：首先在半导体晶圆表面通过氧化、薄膜沉积、光刻、腐蚀、掺杂等形成晶体管间隔离结构，然后再通过氧化、薄膜沉积、光刻、腐蚀等形成晶体管栅电极，接着再通过掺杂、退火激活等形成源漏区域，最后通过金属沉积、介质沉积、化学机械抛光、光刻、腐蚀等形成器件间金属互连。通过上述过程在同一衬底上形成大量功能完好、逻辑复杂的集成电路。集成电路工艺涉及复杂的物理、化学、光学反应与机械变化过程，对集成电路制造装备与制造工艺方法提出很高的要求，要求高精度、近乎零工艺缺陷与高度均一性，并且制造成本要足够低廉。

集成电路制造工艺一般过程

集成电路工艺的发展主要是通过半导体工艺技术的更新、进化与创新来支持集成电路按照摩尔定律不断提高元器件（主要是晶体管）的集成密度、性能，并降低功耗。集成电路集成密度、性能和功耗与晶体管特征尺寸有密切关系，往往决定制作工艺的最高难度与技术能力，同时半导体衬底尺寸决定了同一工艺下所能制造的集成电路数目，对成本和制造工艺与装备有极大影响，所以常常用衬底尺寸和特征尺寸来表示工艺技术能力，例如8英寸0.35微米工艺、12英寸14纳米工艺等。

集成电路工艺的技术方法一直在不断改进。早期是数十微米栅长、铝栅、PN结隔离的P沟道金属-氧化物-半导体（positive channel metal-oxide-semiconductor，PMOS）工艺，制作规模是几十至几百晶体管；20世纪70年代发展到数微米栅长、多晶硅栅、氧化物隔离的增强/耗尽N沟道金属-氧化物-半导体（negative channel metal-oxide-semiconductor，NMOS）工艺，用来制作数千至数万晶体管的集成电路，如8086中央处理器（central processing unit，CPU）就用此工艺制成；20世纪80年代中期发展到亚微米栅长、局域氧化或浅槽隔离、3～5层金属铝互连的互补金属-氧化物-半导体（complementary metal-oxide-semiconductor，CMOS）工艺；20世纪90年代后逐步发展出了自对准硅化物、大马士革铜金属/低k介质互连、沟道应变、高k金属栅以及三维鳍式场效应晶体管（fin field effect transistor，FinFET）等创新性工艺技术，工艺能力也从亚微米时代进入到纳米时代。

21世纪10年代末，随着集成电路工艺水平不断提升，其中的半导体加工工艺技术也在不断发展变化中。例如，光刻工艺精度从365纳米的i线进化到248纳米与193纳米的深紫外光刻，正向13.5纳米的极紫外光刻发展；薄膜生长工艺从物理蒸发工艺发展出化学气相沉积和原子层沉积等低损伤、高覆盖性并能精确控制薄膜生长的技术；掺杂工艺通过引入离子注入以及快速退火技术来形成对于杂质分布及浓度的进一步精确控制等。