集成电路优化设计在层次上主要覆盖物理版图级、电路级、逻辑级、寄存器传输级等。

物理版图级优化主要涉及版图规划、布局，以提升性能和布通率为目标的布线，提高成品率为目标的哑图形插入、切割和着色等。版图规划一般以信号流为基础。版图规划主要确定模块的相对位置关系和模块的形状，优化目标覆盖芯片面积、功耗产生的热分布所导致的热点、模块之间的布线、互连线延时等内容。

集成电路布局优化包括全局布局优化和详细布局优化，其中全局布局引入布局突变，允许模块在全局范围内改变位置，而详细布局是邻近范围内改变位置。一般情况下，对于模块数量小于1000的布局可采用模拟退火之类的算法，对于模块数量大的设计采用递归超图划分技术进行布局。二次布局首先在二次代价函数中引入布局密度作为线性项，然后将布局优化问题转化为求解纯二次规划问题。非线性布局具有很好的性能，该方法首先以指数（非线性）函数对线长进行建模、以局域折线二次函数对布局密度进行建模，从而获得更高的精度，同时提高了布局质量。集成电路布局优化一般是受限的多目标优化，优化目标包括总线长、时序、面积、功耗、布线拥挤度以及运行时间等。

集成电路布线是在布局产生的图形上，在需要进行物理连接的若干引脚图形之间生成表示连线的几何图形。布线结果必须满足时序要求，遵循设计规则，符合金属图形密度要求，无功能破坏性的串扰问题，无潜在的破坏性天线效应问题等。布线包括全局布线阶段和详细布线阶段。全局布线以拥挤度为优化目标之一确定线网的布线区域，详细布线确定线网的具体走线路径和位置。自动详细布线器主要有迷宫布线、线探索布线、模式布线、通道布线、无格点布线等类型。其中迷宫布线又细分为Lee布线、Hadlock布线、Flood布线；线探索布线又细分为Mikami-Tahuchi布线、Hightower布线。

电路级优化主要包括电路拓扑结构的优化和电路元器件尺寸的优化。前者主要通过调整电路的拓扑结构，即增加/减少元器件数量并修改它们之间的连接，实现能够达到设计要求的电路结构。后者主要通过优化方法调整电路中元器件的尺寸参数值使得电路的设计满足要求。电路拓扑结构的优化和电路元器件尺寸的优化一般是组合进行，以尽可能地满足设计要求。

逻辑级优化是集成电路设计中逻辑综合的一部分，是寻找具体逻辑电路在一定约束条件下具有最小面积且符合延时要求的等效逻辑电路的过程。逻辑优化算法主要有Quine-McCluskey算法和Espresso启发式逻辑最小化算法。逻辑优化基于电路表象分为两级逻辑优化和多级逻辑优化，基于电路特征分为时序逻辑优化和组合逻辑优化，基于执行类型分为图优化方法、表格优化方法和代数优化方法。

寄存器传输级优化主要包括时序、功耗和面积等优化。其中时序优化概念和设计技术主要包括吞吐率、延迟时间、本地数据通路延时环展开、移除流水线寄存器、寄存器平衡等。面积优化概念和设计技术主要包括标准单元专用集成电路（application specific integrated circuit，ASIC）和现场可编程门阵列（field programmable gate array，FPGA）中的资源需求指标、控制逻辑复用、优先级编码器等。

根据优化目标主要分为功耗、面积、成品率、鲁棒性等优化。

功耗优化是集成电路设计优化的重要组成部分。随着集成度的不断提高和应用场景对功耗限制额的要求，集成电路的功耗问题成为集成电路设计的主要瓶颈之一，多种低功耗技术应用于设计。主要包括低功耗器件、低功耗电路结构、低功耗架构、动态和自适应缩放工作电压和频率、时钟和电源门控、流水线和并行、多核和多线程、预测和复用、时钟树优化、操作隔离、逻辑重构、多阈值电压、多电源电压、存储器分组等。功耗优化覆盖工艺、器件、物理（版图）、电路、逻辑门、寄存器传输、行为（算法）、架构等设计层次。

集成电路的面积是影响芯片成本的重要因素之一，面积优化的目的是降低芯片成本，面积优化的前提条件是确保电路性能，因此面积优化过程主要伴随性能优化进行。面积优化主要途径包括电路的分时复用、简单拓扑结构优先、器件尺寸调整、有源区拼接、滤波电容式的电源/地总线及其拼接、无引出接触孔的去除、叠层电容的使用等。

影响集成电路成品率的主要因素包括制造工艺和设计，成品率优化在工艺、器件、物理版图、电路、逻辑门、寄存器传输、行为（算法）、架构等多个层次进行。工艺角分析和统计分析是成品率优化的基础。

随着集成电路工艺的进步，特征尺寸的不断缩小，工作电压不断降低，集成电路的性能对工艺、电压、温度的波动倾向更为敏感，所呈现的性能分布趋于扁平化，通过计算机算法在工艺、器件、物理版图、电路、逻辑门、寄存器传输、行为（算法）、架构等设计层次对设计进行优化，从而降低电路性能在短期时间窗口内和在长期时间窗口内对小批量过程验证测试（pilot-run verification test，PVT）波动的敏感度。此外，电迁徙也是影响集成电路长期鲁棒性的重要因素之一。